

计算机组成原理



花忠云

<https://huazhongyun.github.io/>

<http://faculty.hitsz.edu.cn/huazhongyun>

计算机科学与技术学院

第七章 系统总线、输入输出系统

7.1 系统总线

7.2 输入输出系统



7.1 系统总线

- 总线的基本概念
- 总线的分类
- 总线特性及性能指标
- 总线结构
- 总线控制

总线的基本概念

- 什么是总线？

- 总线是连接各个部件的信息传输线
- 总线两个特点：**分时**和**共享**
- 遵循协议或标准，方便计算机系统集成、扩展和进化





- 为什么要用总线（BUS）？

- 总线上信息的传送

串行



并行




1	DCD	数据载波检测
2	RXD	接收数据
3	TXD	发送数据
4	DTR	数据终端准备好
5	GND	信号地线
6	DSR	数据准备好
7	RTS	请求发送
8	CTS	清除发送
9	RI	响铃指示

RS232 引脚定义 (引脚)

- 总线的猝发传输方式：在一个总线周期内，传输存储地址连续的多个数据字的总线传输方式。

总线的分类

- 片内总线
 - 芯片内部 的总线
- 系统总线
 - 计算机各部件之间 的信息传输线



数据总线 双向 位数与机器字长、存储字长有关

地址总线 单向 与存储地址、I/O地址有关



控制总线 有出 有入

存储器读、存储器写
总线允许、中断确认

中断请求、总线请求

总线的分类—续

- 通信总线（外部总线）
 - 用于计算机系统之间 或 计算机系统与其他系统（如控制仪表、移动通信等）之间的通信




总线的分类

各类高速I/O设备接口

USB接口，
网线接口等
I/O接口。



CPU插板

主存插板



总线的分类

- 总线物理实现



【2011年统考真题】在系统总线的数据线上，不可能传输的是（）

- ☐ A 指令
- ☐ B 操作数
- ☒ C 握手（应答）信号


提交


系统总线用来连接（）

- ☐ A 寄存器和运算器部件
- ☐ B 运算器和控制器部件
- ☒ C CPU、主存和外设部件

提交

总线特性及性能指标


- | | |
|---------|----------------------------|
| 1. 机械特性 | 尺寸、形状、管脚数 及 排列顺序 |
| 2. 电气特性 | 传输方向 和有效的 电平 范围 |
| 3. 功能特性 | 每根传输线的 功能 { 地址
数据
控制 |
| 4. 时间特性 | 信号的 时序 关系 |
- 



总线的性能指标

- | | |
|------------|----------------------------------|
| 1. 总线宽度 | 通常指数据总线 的根数 |
| 2. 标准传输率 | 每秒传输的 最大字节数 (MBps, MB/s) |
| 3. 时钟同步/异步 | 同步、不同步 |
| 4. 总线复用 | 地址线 与 数据线 复用 |
| 5. 信号线数 | 地址线、数据线和控制线的 总和 |
| 6. 总线控制方式 | 突发、自动、仲裁、逻辑、计数 |
| 7. 其他指标 | 负载能力、总线时钟频率 |

总线标准




总线标准

总线标准	数据线	总线时钟	带宽
ISA	16	8 MHz（独立）	16 MBps
EISA	32	8 MHz（独立）	33 MBps
VESA (VL-BUS)	32	32 MHz（CPU）	133 MBps
PCI	32	33 MHz（独立）	132 MBps
	64	66 MHz（独立）	528 MBps
AGP	32	66.7 MHz（独立）	266 MBps
		133 MHz（独立）	533 MBps
RS-232	串行通信 总线标准	数据终端设备（计算机）和数据通信设备（调制解调器）之间的标准接口	
USB	串行接口 总线标准	普通无屏蔽双绞线 带屏蔽双绞线 最高	1.5 Mbps—12Mbps(USB1.0) 480 Mbps (USB2.0) 5 Gbps (USB3.0) 40 Gbps (USB4.0)

总线结构：单总线结构框图


- 总线结构简单，使用灵活，扩充容易
- 统一编址，简化指令系统，存储空间减少
- 共享总线，分时使用，通信速度慢
- 高速设备的高速特性得不到发挥



总线结构：面向 CPU 的双总线结构框图


问题：

主存与外设的信息传输需要以CPU为媒介，会影响CPU的效率。




总线结构：以存储器为中心的双总线结构框图

现代技术：通常情况下这两条总线也不能同时进行工作



总线结构：有通道的多总线结构框图


- 双总线结构



- 将速度较低的I/O设备从单总线上分离。
- 极大地提升了系统的数据传输效率。
- 多用于大、中型计算机系统中。

总线结构：三总线结构


- 三总线结构
- 中心思想：将速率不同的I/O设备进行分类，并将他们分别连接在不同的通道上，以此进一步提升计算机系统的工作效率。




- 三总线结构任一时刻只能使用一种总线。主存总线和DMA总线不能同时访问主存，I/O总线仅在CPU执行I/O指令时才会用到。

- I/O设备之间一般不能直接传输数据，必须经过CPU来调度。为了某些I/O设备能更快地和主存进行数据传输，不经过CPU，引入了DMA的方式使I/O设备能直接和主存进行数据交换。

总线结构：多层 PCI 总线结构



采用南北桥结构的奔腾机系统总线结构



假定一台计算机采用3通道存储器总线，配套内存条型号为DDR3-1333，即内存条所接插的存储器总线的工作频率为1333MHz，总线宽度为64位，则存储器总线的总带宽大约是

- ☐ A 10.66GB/s
- ☒ B 32GB/s
- ☐ C 64GB/s
- ☐ D 96GB/s

假定一台计算机采用3通道存储器总线，配套内存条型号为DDR3-1333，即内存条所接插的存储器总线的工作频率为1333MHz，总线宽度为64位，则存储器总线的总带宽大约是

- 存储器总线的工作频率是1333MHz，即1s传送1333M数据
- 总线宽度是64，即单条总线工作一次可传输8字节
- 因此 总带宽为： $3 \times 8 \times 1333 \text{MB/s} = 32 \text{GB/s}$

总线控制


- 总线判优控制

1. 基本概念

- 主设备(模块) 对总线有 **控制权** 的设备
- 从设备(模块) **被主设备访问的设备。响应** 从主设备发来的总线命令
- 总线判优控制
 - 集中式
 - 链式查询
 - 计数器定时查询
 - 独立请求方式
 - 分布式

总线控制：链式查询方式

- ◆优点：结构简单、增加或删除设备容易、判优算法简单，可靠性设计容易
- ◆缺点：对电路失效特别敏感、**优先级固定**，造成有些设备的总线请求很难被响应，响应速度慢




总线控制：计数器定时查询方式

BS - 总线忙

BR - 总线请求

设备地址线：传输设备码，每一个I/O设备都有一个独有的设备码。




◆优点：优先级设置灵活（可设置循环优先级、软件设置优先级等），可靠性高

◆缺点：线数多，可扩展性差，控制复杂。假设部件数为 n ，则控制线总数为： $2 + \log_2 n$

当总线控制部件收到BR信号并判断总线空闲时，计数器开始计数，计数值通过设备地址线发向各个部件

BG – 总线同意
BR – 总线请求

总线控制：独立请求方式



- 部件需要使用总线时，发送BR请求信号，在总线控制器中排队，
- 当总线控制器按照一定的优先次序决定批准某个部件的请求时，给该部件发送总线响应信号BG

排队器

优点：速度快，优先级指定方式灵活（预定方式、自适应方式、循环方式、混合方式）

缺点：控制线数多

总线控制：三种集中式总线判优控制方式对比

	链式查询方式	计数器定时查询	独立请求方式
控制线	BS、BR、BG 共3根	BS、BR、设备地址 共 $2+\log_2 n$	n组 (BR、BG) 共2n根
响应速度	慢	慢	快
优先级	优先级固定	可作适当变化	可作灵活的变化
故障敏感度	非常敏感	不敏感	不敏感
扩展方式	容易	难	容易

“总线忙” 信号的建立者是 ()

- ☒ A 获得总线控制权的设备
- ☐ B 发出“总线请求” 信号的设备
- ☐ C 总线控制器
- ☐ D CPU

提交

总线通信控制

1. 目的 解决通信双方 协调配合 问题

2. 总线传输周期

主设备和从设备之间完成一次完整可靠通讯需要的时间。


申请分配阶段	主模块申请，总线仲裁决定
寻址阶段	主模块向从模块 给出地址 和 命令
传数阶段	主模块和从模块 交换数据
结束阶段	主模块 撤消有关信息

总线通信的四种方式

- 解决通信双方（主模块和从模块）如何获知数据传输开始和结束，以及通信双方在数据传输过程中协调配合

同步通信	由 统一时标 控制数据传送 通信双方在一个统一的时钟信号的控制下，严格按照规定，在给定的时间内完成数据的传输
异步通信	采用 应答方式 ，没有公共时钟标准
半同步通信	同步、异步结合
分离式通信	充分 挖掘 系统 总线每个瞬间 的 潜力

同步式数据输入：I/O设备向CPU输入数据




用于控制通信双方协调配合的统一时钟信号的时钟周期

每一个时钟周期都严格规定了当前需要完成的任务，通信双方严格按照每一个时钟周期的规定执行相应的操作

T_2 : CPU在上升沿到来时发出读命令。同时，与地址信号相符合的输入设备需要按照命令执行一系列内部操作（准备数据），并且必须在 T_3 上升沿到来时将数据送到数据总线上


- 同步式数据输出



T_2 : 主模块发出写命令, 从模块接收到命令后, 在规定时间内 (2个时钟周期) 模块将数据从数据寄存器送到数据线上, 并保持信息。
 T_3 : CPU 提供数据, 将数据输出到数据线上, 并保持信息。
 T_4 : 模块将数据从数据寄存器送到数据线上, 并保持信息。


- 同步式数据输入（读命令）传输周期总结：

- T_1 主模块发地址。
- T_2 主模块发读命令。
- T_3 从模块提供数据。
- T_4 主模块撤销读命令，从模块撤销数据。



- 同步式数据输出（写命令）传输周期总结：

- T_1 主模块发地址。
- $T_{1.5}$ 主模块提供数据。
- T_2 主模块发出写命令，从模块接收到命令后，在规定时间内（2个时钟周期）将数据总线上的数据写到地址总线指明的存储单元中。
- T_4 主模块撤销写命令和数据等信号。



例7.1 假设总线的时钟频率为 100MHz
总线的传输周期为 4 个时钟周期
总线的宽度为 32 位，试求总线的数据传输率。
若想提高一倍数据传输率，可采取什么措施？

解 根据总线时钟频率为 100 MHz，得
1个时钟周期为 $1/100\text{MHz} = 0.01 \mu\text{s}$
总线传输周期为 $0.01\mu\text{s} \times 4 = 0.04 \mu\text{s}$
总线的宽度为 32位 = 4B（字节）
总线的数据传输率为 $4\text{B} / (0.04\mu\text{s}) = 100 \text{ MB/s}$


不改变时钟频率，数据线宽度改为 64 位

或 保持数据宽度为32位，总线的时钟频率增加到 200 MHz。

异步通信


- 异步通信

- 异步通信克服了同步通信的缺点，允许各个设备速度的不一致性。它主要采用**应答方式**（又称**握手方式**）来完成数据通信，根据应答方式的不同，异步通信又可以分为**不互锁**、**半互锁**和**全互锁**三种类型。



异步通信


- 不互锁方式



- 主设备发出请求信号后，不需要等待接收到从设备的回答信号，而是经过一段时间，便撤销其请求信号。
- 从设备接收到请求信号后，在条件允许时发出回答信号，并且经过一段时间（这段时间的设置对于不同的从设备是不同的），自动撤销回答信号。
- 例如，CPU从主存中读信息就使用的是不互锁方式，CPU先后给出地址信号和读命令（请求信号）。主存接收到请求信号后，在条件允许时，将相应的数据输出到数据线上（回答信号），在维持一段时间后自动撤销。
- 不互锁方式主要用在单机不同设备之间的通信中。

异步通信


- 半互锁方式



- 主设备发出请求信号，必须等待接收到从设备的回答信号后再撤销请求信号，存在互锁关系。
- 从设备接收到请求信号后发出回答信号，并且经过一段时间后自动撤销回答信号，不存在互锁关系。
- 这种方式对于主设备存在互锁关系，对于从设备不存在互锁关系，因此称为半互锁方式。
- 例如，在多机系统中，当某个CPU需要访问共享存储器时，首先向共享存储器发出访存命令（请求信号）。然后需要等到存储器响应当前CPU的访存命令（回答信号），将当前CPU需要的数据返回后，CPU才能继续执行下一步操作。

异步通信

- 全互锁方式



- 主设备发出请求信号，必须等待接收到从设备的回答信号后再撤销请求信号，存在互锁关系。
- 从设备接收到请求信号后发出回答信号，**必须等待获知到主模块请求信号已经撤销后，再撤销回答信号**，也存在互锁关系。
- 由于主设备和从设备双方都存在互锁关系，因此称为**全互锁**方式。
- 全互锁方式主要应用于网络通信中，最典型的应用就是TCP的**“三次握手”**协议。

例7.2

在异步串行传输系统中
假设每秒传输 120 个数据帧
其字符格式规定包含1个起始位
7个数据位, 1个奇校验位, 1个终止位
试计算波特率

波特率表示的是一个数据传输系统1秒钟可以传输多少位二进制位, 它的单位是 bps (位/每秒)

解

根据题目给出的字符格式

一帧包含 $1+7+1+1=10$ 位

故波特率为

$$(1+7+1+1) \times 120 = 1200\text{bps} = 1200 \text{ 波特}$$

例7.3 在异步串行传输系统中
若字符格式为: 1 位起始位 8 位数据位
1 位奇校验位 1 位终止位
假设波特率为 1200 bps, 求这时的比特率。
(比特率: 单位时间内传送二进制有效数据的位数)

解 根据题目给出的字符格式
有效数据位为 8 位
传送一个字符需 $1+8+1+1=11$ 位
故比特率为
 $1200 \times (8/11) = 872.72$ bps

半同步通信（同步、异步结合）

半同步通信保留了同步通信的基本特点，同时又像异步通信，允许不同速度的模块和谐的工作。

同步 发送方 用系统 时钟前沿 发信号

接收方 用系统 时钟后沿 判断、识别

异步 允许不同速度的模块和谐工作

增加一条 “等待”响应信号线 $\overline{\text{WAIT}}$

以输入数据为例的半同步通信时序

T_1 主模块发地址

T_2 主模块发命令

T_w 当 $\overline{\text{WAIT}}$ 为低电平时, 等待一个 T


T_w 当 $\overline{\text{WAIT}}$ 为低电平时, 等待一个 T

⋮

T_3 从模块提供数据

T_4 从模块撤销数据, 主模块撤销命令

半同步通信（同步、异步 结合）



T_1 主模块发地址

T_2 主模块发命令

T_W 当 $\overline{\text{WAIT}}$ 为低电平时, 等待一个 T

T_W 当 $\overline{\text{WAIT}}$ 为低电平时, 等待一个 T

$\vdots$

T_3 从模块提供数据

T_4 从模块撤销数据, 主模块撤销命令

上述三种通信的共同点

一个总线传输周期（以输入数据为例）

- 主模块发地址、命令 占用总线
- 从模块准备数据 不占用总线 总线空闲
- 从模块向主模块发数据 占用总线

分离式通信

- 充分挖掘系统总线每个瞬间的潜力

总线传输周期 { 子周期1 主模块申请占用总线，用完后放弃总线使用权
子周期2 从模块申请占用总线，将信息送至总线

- 特点：
 - 各模块有权申请占用总线
 - 采用同步方式通信，不等对方回答
 - 各模块准备数据时，不占用总线
 - 总线被占用时，无空闲
 - 充分提高了总线的利用率

系统总线小结

- 总线的基本概念：总线概念、总线分类
- 总线特性及性能指标
- 总线结构：单总线、双总线、三总线、四总线、传统微型机总线结构、VL-BUS局部总线结构、PCI总线结构、多层 PCI 总线结构
- 总线控制
 - 判优控制（链式查询、计数器定时查询、独立请求）
 - 通信控制
 - 传输周期4个阶段：申请、寻址、传输、结束
 - 总线通信4种方式：同步、异步、半同步、分离式

下列关于总线设计的叙述中，错误的是（）

随着技术的发展，时钟频率越来越高，并行导线之间的相互干扰越来越严重，当时钟频率提高到一定程度时，传输的数据已无法恢复。而串行总线因为导线少，线间的干扰容易控制，反而可通过不断提高时钟频率来提高传输速率

- ☒ A 并行总线传输比串行总线传输速度快
- ☐ B 采用信号线复用技术可减少信号线数量
- ☐ C 采用突发传输方式可提高总线数据传输率
- ☐ D 采用分离事务通信方式可提高总线利用率

提交